ARM和PowerPC简介

zeus

ARM（Advanced RISC Machines）具有领先的技术和优越的产品性能。由于ARM技术方案架构具备低功耗、高效能、低成本以及小体积等特性，使得ARM得到了众多的知识产权授权用户，其中包括世界顶级的半导体和系统公司。采用ARM技术的微处理器遍及各类电子产品，汽车、消费娱乐、影像、工业控制、海量存储、网络、安保和无线等市场。1999年，市场上采用ARMIP核的芯片数量达到1.8亿；2000年，发货量达到4亿。可以说，ARM的16/32位嵌入式处理器技术是世界上应用最为普遍的微处理器结构，2000年拥有76.8％的RISC市场份额，2001年继续增长，几乎已经垄断了全球RISC芯片市场，成为业界实际的RISC芯片标准。业界人士纷纷认为，基于ARM的技术方案是最具市场前景和市场优势的解决方案。

ARM的IP核包括ARM7 Thumb、ARM9 Thumb、ARM9E-S Thumb、ARM10 Thumb和StrongARM处理器系列，它们每秒可处理6000万至1.2亿余条指令。不同的授权产商提供了不同的外设支持，高端、中端，低端产品丰富，可供选择的余地很大，极大的满足了各类应用方案设计的针对性。几种具有代表性的产品介绍如下：

XScale: Intel发布的StrongARM的第二代架构，目前已正式上市的两款XScale架构的处理器包括Intel PXA25和Intel PXA210，它们强化了前一代StrongARM SA-1110处理器的性能，前者时钟可达400MHZ，后者可达200MHZ。XScale处理器代表了语音与数据相结合的市场需求，面向PDA、掌上电脑、多媒体移动电话以及其它无线网络产品市场。

EP9312: 由Cirrus Logic公司最新推出的Maverick处理器,基于ARM920T微处理器核心，是针对处理器性能、信号处理能力和用户接口平衡的应用而设计的，提供遍及整个家庭的多个压缩数据流(MP3、WMA和其他流行标准)。它将MP3编码的范围从唯一的PC领域扩展到到了家庭娱乐市场。从而使得创建新的上网产品--家庭数字音频Jukebox（可以压缩CD、当地AM/FM电台或网络中获得的音乐，并把这些压缩音乐存储到本地硬驱动器上）成为可能。

S3C2500：由韩国三星（samsung）公司推出基于ARM940T核的处理器。面向SOHO路由器，网关，无线接入（WLAN AP）等产品方案。由于其内建DES/3DES加速器，使得它在网络加密安全领域也有扩展的余地。

TMS320DSC24：TI公司推出的一种双核处理器，TMS320DCS包括TMS320C5000 DSP--进行实时媒体的处理，和ARM7TDMI RISC处理器--完成系统的控制功能。TMS320DSC24是TI推出的一款低功耗、可编程的DSP，它使Internet上的实时视频成像成为可能。在传输实时视频的编码及解码时，TMS320DSC提供了320 x 240 （CIF）的功耗解决方案。多媒体软件-CODECs（专为优化DSC24的硬件结构而设计）得到了OEMs特许。可用的软件模块包括MPEG4、MPEG1、H.263、MP3、AAC（advanced audio coding）、JPEG以及MOTION JPEG。



PPC的介绍

摩托罗拉公司的PowerPC处理器早已广为人知，其在全世界通信处理器市场上处于无可争议的领袖地位。迄今为止它已经向全球350多家客户销出了1亿多只通信处理器，并赢得了5000多项设计合同，其中大部分归功于它的PowerQUICC(TM)处理器系列。Gartner Dataquest在2002年5月公布的一份报告说，摩托罗拉公司在通信处理器集成电路市场上的占有率排名第一，占据74.7%的市场份额。

摩托罗拉公司的通信处理器设计力求多才多艺用途，因此得到了广泛的应用。该公司的PowerQUICC处理器系列被广泛地用于当今市场上的DSL调制解调器、SOHO路由器、远程接入服务器、DSLAM、中心局交换机设备、无线基础设施基站、企业路由器以及媒体网关。

摩托罗拉公司在1989年推出了MC68302芯片并从此进入通信处理器市场，这也是该行业第一款多协议微处理芯片。继MC68302之后，摩托罗拉公司于1996年推出了多用途PowerQUICC系列处理器，1998年推出的PowerQUICC II(TM)系列处理器。在继续加大对整个PowerQUICC产品系列的投资的同时，摩托罗拉公司又推出了PowerQUICC III(TM)系列处理器。PowerQUICC家族包括一些极为经典的通信处理器如：

MPC860：MPC860 PowerQUICC内部集成了微处理器和一些控制领域的常用外围组件，特别适用于通信产品。PowerQUICC 可以被称为MC68360的在网络和数据通信领域的新一代产品，提高了器件运行的各方面性能，包括器件的适应性、扩展能力和集成度等。类似于MC68360 QUICC，MPC860 PowerQUICC集成了两个处理块。一个处理块是嵌入的PowerPC核，另一个是通信处理模块（CPM），与MC68360的CPM基本类似。由于CPM分担了嵌入式PowerPC核的外围工作任务，这种双处理器体系结构功耗要低于传统的体系结构的处理器。

MPC8245：MPC8245集成PowerPC处理器适用于那些对成本、空间、功耗和性能都有很高要求的应用领域。该器件有较高的集成度，它集5个芯片于一体，从而降低了系统的组成开销。高集成度的结果是简化了电路板的设计，降低了功耗和加快了开发调试时间。这种低成本多用途的集成处理器的设计目标是使用PCI接口的网络基础结构、电讯和其它嵌入式应用。它可用于路由器、接线器、网络存储应用和图像显示系统。

MPC8260：MPC8260 PowerQUICC II 是目前最先进的为电信和网络市场而设计的集成通信微处理器。高速的嵌入式PowerPC内核，连同极高的网络和通信外围设备集成度，摩托罗拉公司为用户提供了一个全新的整个系统解决方案来建立高端通信系统。MPC8260 PowerQUICC II可以称作是MPC860 PowerQUICC的下一代产品，它在各方面的提供更高的性能，包括更大的灵活性、扩展的能力和更高的集成度。与MPC860相似，MPC8260也有两个主要的组成部分：嵌入的PowerPC内核和通信处理模块（CPM）。由于CPM分担了嵌入式PowerPC核的外围工作任务，这种双处理器体系结构功耗要低于传统的体系结构的处理器。CPM同时支持3个快速的串行通信控制器（FCC）、2个多通道控制器（MCC）、4个串行通信控制器（SCC）、2个串行管理控制器（SMC）、1个串行外围接口（SPI）和一个I2C接口。PowerPC 内核和CPM的组合，加之 MPC8260 的多功能和高性能，为用户在网络和通信产品的开发方面提供巨大的潜力并缩短开发周期，加速产品的上市。

大禹

看后，好长知识！好多专业的名词，我都不懂地！嘿嘿！

wjjily

MPC8245设计描述：
MPC8245是Motorola基于PowerPC架构的整合型CPU。MPC8245的存储器接口支持SDRAM、ROM/Flash和Port X类型。MPC8245符合PCI规范2.2，使用32位复用的地址/数据总线，支持地址和数据的奇偶错误检查和报告。MPC8245还提供符合I2C，DUART等标准的接口，可与采用相应接口的器件进行无缝连接。采用MPC8245进行管理模块设计，可为系统提供强大的管理功能。
设计相关
MEMORY接口：
MPC8245的主存储器（SDRAM）被设计成32或64位的数据总线，对于64位的总线Burst操作，MPC8245只要执行4拍；对于32位的总线Burst操作，它要进行8拍。并且Burst操作总是按顺序进行的。对于单拍传送，MPC8245通过控制DQM[0：7]信号来屏蔽不相干的数据，但每次都必须传送总线宽度的数据，而不是只传送单独的某个字节。
A、        SDRAM的空间定位：0000_0000—6FFF_FFFF（0—（2G-256M-1））；
B、        SDRAM控制信号：提供了8个的片选信号，每个片选设备的容量可为1MB到512MB，每个片选设备的容量可以是不相同的，但是每个设备的操作时序必须是统一的；提供了四个的SDRAM时钟信号，这些时钟信号具有相同的频率和相位（也可以利用外部的时钟芯片产生时钟）；13个行/列复用地址信号（SDMA[12：0]）和两个Bank选择信号（SDBA[1：0]）提供了SDRAM控制器的寻址最高可达512MB；8个SDRAM的数据输入/输出屏蔽信号（DQM[7：0]）提供了字节的选择（一个DQM信号控制相应的8位数据，具体关系见下Table 6-3），存储器接口必须被设计为字节可选的操作；此外还提供了64位的数据信号，一个写使能信号（WE#），一个行地址选通信号（SDRAS#），一个列地址选通信号（SDCAS#），一个时钟使能信号（CKE）和8个双向的数据奇偶信号（PAR[0：7]）。

C、        支持的SDRAM的结构：MPC8245可以被配置成支持13、12、11位的行地址，10、9、8、7位的列地址，2或4个的bank。系统软件必须正确配置每个SDRAM设备的行、列地址。特别注意：若一个没有被使用的片选所定义的SDRAM空间与以使用的片选所定义的空间有相重叠的部分，则在地址重叠的空间将可能导致数据的破坏，因而没有使用的片选所定义的空间应该与已片选所定义的空间相分离。（下表Table 6-4反映了不支持的SDRAM的结构）

D、        SDRAM的数据接口：MPC8245在内部的处理器的核数据总线与外部的数据总线上带有缓冲设备，以降低数据总线上的负载。MPC8245支持两种类型的数据缓冲：默认的注册模式（Registered）(见Figure 6-7)和在线模式（in-line）（见Figure 6-8），在MCCR1和MCCR2寄存器中设置。对于MPC8240还支持一种Flow-Through模式（见Figure 6-6）。注册模式允许有更高的存储器接口频率但有一个时钟的延迟在读操作时，这是因为注册模式内部有锁存器先将数据锁存，然后再输出，因而有一个时钟的延迟；也因为有锁存，内部的核在取锁存数据的同时外部的数据就可以将新的数据放在数据线上，而Flow-Through模式必须要之前的数据被取走之后才能将新数据放在数据线上，因而在注册模式下只要处理器内部频率足够高，就可以有更高的存储器接口频率。


在线缓冲模式可以在内部的核总线和外部的SDRAM数据总线上进行ECC或奇偶校验的产生和检查，相较于注册模式，在线模式又有一个时钟的延迟。

E、        SDRAM上电初始化：系统复位后初始化软件必须建立存储器接口的参数包括memory boundary register，memory banks enable registers,memory page mode register,and memory control configuration register（MCCR）。推荐的软件初始化顺序是最后设置MCCR1[MEMGO]位。之后MPC8245才对SDRAM进行如下初始化：Precharge all internal banks of the SDRAM device；Issue 8 refresh commands；Issue mode register set command to initialize the mode register inside the SDRAMs。
F、        SDRAM的奇偶校验（Parity）和读-修正-写校验（RMW Parity）：MPC8245的SDRAM接口支持普通模式的奇偶校验和读-修正-写校验这两种模式。对于奇偶校验的检查和产生，32位数据总线需要附加4位的奇偶位（4 parity bits），64位的数据总线需要附加8位的奇偶位；对于ECC则只对64位的数据总线有效。设计带有校验的系统，需要用额外的SDRAM，其数据总线上的信号为PAR信号。当PCKEN被设置后，MCP8245就会对所有的存储器操作进行奇偶校验。
ROM/FLASH接口：
A、        ROM/Flash空间定位：16M字节的基址ROM空间（0xFF00_0000，0xFFFF_FFFF），256M字节的扩展ROM空间（0x7000_0000，0x7FFF_FFFF）。
B、        ROM/Flash接口控制信号：四个片选信号RCS[0：3]，其中RCS[0：1]是用来片选基址ROM空间，而RCS[2：3]是用来片选扩展ROM空间的；一个输出使能信号FOE#用以提供读操作的控制；一个写使能信号WE#用来提供写操作的控制；另外，对Port X接口还额外提供了地址选通信号（AS#）和数据准备好信号（DRDY#）。
C、        基址ROM（Base ROM）接口的操作：
a.        空间划分：16MB的空间被分成两个8MB，其中RCS0可寻址0xFF80_0000到0xFFFF_FFFF，RCS1可寻址0xFF00_0000到0xFF7F_FFFF。由于在系统复位后处理器首先指向的物理地址空间为0xFFF0_0100，即Boot空间处于0xFF80_0000到0xFFFF_FFFF范围内，所以作为启动用的ROM/Flash的片选必须为RCS0。
b.        数据总线：总线宽度或者是8位，或者与SDRAM接口的数据宽度相等。对于使用8位的数据总线，要使用MDH[0：7]这八位数据线。对于8位的数据总线，在扩展ROM空间关闭时，MPC8245最多能使用21位的地址线（可寻址2MB的空间），在扩展ROM空间打开时，MPC8245最多能使用23位的地址线（可寻址8MB的空间）。注意：ROM/Flash的数据总线与SDRAM的数据总线的关系密切相关，具体见下表Table 6-14。
  
c.        ROM/Flash定位：ROM/Flash可以位于本地总线上，也可以位于PCI总线上，这由复位配置引脚RCS0来决定。当设备位于PCI总线上时，MPC8245将对基址ROM的访问翻译为PCI的传送，此时MPC8245将不在ROM/Flash接口提供控制、数据、地址信号。
d.        地址复用：地址的复用参考下面3张图，Figure 6-34，Figure 6-35，Figure 6-36，其中Figure 6-34中的高两位AR[22：21]只有在扩展ROM空间打开的情况下才有效。
   
D、        扩展ROM接口的操作：MPC8245提供了256MB的扩展ROM空间（0x7000_0000，0x7FFF_FFFF），有RCS[2：3]来片选。在默认情况下扩展ROM空间是关闭的，它的打开是通过清除SDMA1和设置MCCR4[EXTROM]。注意：在扩展ROM空间打开的情况下，以下功能失效——TRIG_IN，TRIG_OUT，TBEN，SRESET#，CHKSTOP_IN#。
E、        ROM/Flash接口的写操作：在系统刚复位之后对Flash的写操作是无效的，这是因为写Flash的控制位之一PICR1[FLASH_WR_EN]没有被设置。另外，PICR2[FLASH_WR_LOCKOUT]位也是用来控制是否对Flash可写。一旦FLASH_WR_LOCKOUT被设置，则只能通过硬复位来清除设置。注意：MPC8245对Flash的写只提供了单拍的操作。
F、        Port X 接口的操作：MPC8245的ROM/Flash接口可用以连接非存储的I/O设备，这项功能被称为Port X。Port X的地址空间与ROM/Flash的地址空间相同，使用相同的地址复用技术，使用相同的数据、控制信号，还额外提供了Address Strob(AS)和data ready(DRDY)两根控制信号。Port X上的设备可以进行连续的读操作，但只能进行单拍的写操作。由于MPC8240没有DUART接口，因而可利用Port X接口与一串口芯片互连来“创造”出串口。

wjjily

PCI接口：
MPC8245的PCI接口符合PCI规范2.2，使用32位复用的地址/数据总线，支持地址和数据的奇偶错误检查和报告。内部各有一个32字节的读/写缓冲区提供给处理器进行操作，而对本地存储器的操作是各提供有两个32字节的读/写缓冲区。可以作为PCI操作的发起者，支持高达32字节的读/写操作时可以无须插入等待状态，支持发起master-abort，识别target-abort，target-retry和target-disconnect；可以作为PCI操作的目标者，支持发起target-abort，target-retry和target-disconnect。
A．        PCI空间：作为发起者，MPC8245支持对PCI memory空间，PCI/IO空间，256字节的PCI配置空间的读、写操作，另外还支持PCI特殊周期（special-cycle）和中断应答周期（interrupt-acknowledge）的操作；作为PCI目标者，MPC8245支持对本地存储器和内部PCI可访问的配置寄存器的读、写操作。
B．        格式选择：PCI接口既可以被编程为小模式（little-endian），也可以为大模式（big-endian）的数据格式。所以在设计上可以根据对方PCI设备的限制进行本方的设置。
C．        PCI总线仲裁：MPC8245内部提供有PCI总线仲裁器，可支持多达5个的外部PCI设备进行仲裁。当然内部的仲裁器可以被禁止以使用外部的PCI仲裁器，这可以通过复位配置引脚MAA2的设置来决定。
D．        PCI内部总线仲裁：MPC8245内部有DMA0，DMA1两个DMA通道和处理器来竞争访问PCI总线，它们的优先级为Processor and DMA0 and Processor and DAM1 and Processor...，当处理器发起的PCI操作若被打断，则在MPC8245重新得到总线时总线权分配给处理器而非DMA控制器。DMA进行PCI传送操作时也可以被打断，MPC8245重新得到总线后总线权分配给DMA。
E．        PCI总线仲裁的操作：片内的PCI仲裁器采用可编程的两级（高、低优先级）循环（round-robin）算法。正在进行PCI操作的设备的优先级自动降为低，而顺序的下一个请求设备的优先级就变高。在当前的Master开始PCI传送操作时总线权就可以移交给下一个高优先级设备，但下一个设备的真正开始操作必须要等到当前的设备完成/放弃现在的操作。
F．        Broken Master Lock-Out：当broken master特性打开时，若一个PCI总线的占有者在16个PCI时钟内没有发起操作将会被剥夺总线权，否则它将一直占有总线直到开始操作。这个特性应该是防止PCI死锁，推荐：打开这项功能。
G．        PCI总线停靠：没有设备使用或请求PCI总线时，PCI仲裁器必须要选择一个设备作为PCI总线的停靠点，这是为了稳定PCI总线上的信号。停靠模式的控制在PACR寄存器中设置，见Table 7-1。

H．        PCI空间的寻址：PCI定义了3类的物理地址空间--PCI memory空间，PCI I/O空间和PCI配置空间，地址空间的不同信息也包含在AD[0：1]这低两位的地址线上，同时这两位在做校验时亦包含在内。根据MPC8245的地址映射关系，访问PCI memory和I/O空间是直通的。PCI配置空间是用来配置标准的PCI设备，任何设备的PCI配置空间是用来进行配置、初始化和错误处理的功能。PCI配置空间总共有256个字节。共有两种类型的PCI配置空间的访问：类型0用来选择本地PCI总线上的设备，类型1用来传送配置请求到另外的PCI总线（通过PCI到PCI桥接器）。对于类型0的配置周期，MPC8245通过IDSEL信号传送设备号给PCI设备，有关IDSEL信号与地址信号的关系见Table 7-7：

wjjily

对于IDSEL的连接软、硬件应相互协调，否则将可能产生Master Abort。
I．        PCI传送终止：PCI传送终止包括PCI主设备发起的终止和PCI从设备发起的终止。对于主设备发起的终止有三种可能：正常结束、超时和Master-Abort。从设备产生传送终止通过产生STOP#信号，也有三类的终止可能：Disconnect、Retry和Target-Abort。
J．        Fast Back-to-Back Transaction：PCI总线允许相同的PCI Master进行快速的背靠背传送，此时PCI的发起者将不进入idle状态而直接启动下一个传送（这应该是充分利用PCI带宽的方法，因为此时不用重新仲裁）。对于MPC8245，它只有作为Target的时候才能够支持这种快速的背靠背传送。
K．        双地址周期（DAC）：在MPC8245作为PCI Master时候支持双地址周期命令，并且只有PCI memory命令才支持。双地址周期即在地址相位的周期，32位的PCI总线需要花两个PCI时钟周期来传送64位的地址。
L．        独占存储访问（Exclusive Access）：PCI提供了一种独占的访问机制，这种机制意味着可以占用好几个PCI传送来独占访问锁定的目标设备。对于MPC8245，当它作为PCI设备的发起者时，它不会产生锁定操作，作为PCI设备的目标，它才会响应锁定操作。
M．        其它的PCI总线操作：MPC8245还支持中断应答和特殊周期的PCI传送。作为PCI操作的发起者，MPC8245可发起这两种操作，而作为PCI Target，则它将忽略这两种操作。
UART接口：
MPC8245集成了UART的功能，能够将处理器内核的8位并行信号转换为串行的比特流提供给外部设备，同时将外部设备的串行比特流转换为并行的字节后交由处理器的内核处理。
A.        DUART的模式选择：MPC8245的DUART单元支持两种模式，一种为四信号的单UART模式（信号分别为SIN1、SOUT1、CTS1#和RTS1#），另一种为两信号的双UART模式（信号分别为SIN1、SOUT1；SIN2、SOUT2）。
B.        DUART的出错检测：MPC8245的DUART支持帧错、奇偶错和溢出错的检测，发生的错误反映在ULSR寄存器当中，当发生错误时，可以通过中断控制电路发出中断申请。
JTAG接口：
MPC8245提供了一个JTAG接口以用于边界扫描的测试，此JTAG接口符合IEEE 1149.1的边界扫描规范。JTAG接口包含了5个信号（TDI、TDO、TMS、TCK和TRST），三类的JTAG寄存器和一个测试访问口（TAP）。见Figure 17-21

A．        JTAG信号：TDI——测试数据输入；TDO——测试数据输出；TDI和TDO用来输入/输出指令和数据到JTAG扫描寄存器。TMS——测试模式选择；边界扫描操作是由TAP控制器通过依靠TMS信号来接收命令。TCK——测试时钟；边界扫描的数据由TAP控制器在TCK信号的上升沿锁存。TRST——测试复位；此信号用来异步的复位TAP控制器。注意：在上电复位时必需要给出TRST信号，这是为了使JTAG逻辑不与MPC8245的正常操作相干扰。
B．        TAP控制器：MPC8245提供了一个标准的用来控制指令和数据扫描操作的TAP控制器，TMS信号用来控制TAP控制器的状态的转变。
I2C接口：
I2C接口是一个两线的，支持双向串行总线的MPC8245和其他I2C设备进行一个简单的、有效的数据交换接口，支持多设备，支持主或从模式，可编程确定64种不同的串行时钟。I2C单元包含一个发送/接收单元，一个时钟单元和一个控制单元。复位状态的I2C是处于slave receiver模式下的，当软件没有对它进行设置的时候，I2C总是处于这种状态下。
A．        I2C接口信号：接口包含双向的串行数据信号（SDA）和串行时钟信号（SCL），用于数据传输。
B．        I2C寄存器描述：I2C有5个寄存器用作指示I2C接口的地址、数据、设置、控制和状态。
C．        I2C协议：一个标准的I2C传送包含四个部分，开始（在SCL为高时SDA为高到低的跳变）；从目标地址的传送；数据的传送；结束（在SCL为高时SDA为低到高的跳变）。
D．        I2C 接口支持多个主设备连接，假若两个或两个以上的主设备要求同时控制总线，每个主设备的时钟同步过程可以用来仲裁。即当一个主设备甲的在传送逻辑‘1’时其它的主设备还在传送逻辑‘0’，则这个甲设备就转变为从设备。
E．        应用：I2C接口可以同外部的微控制器，EEPROMs，实时时钟设备，A/D转换器，LCD等进行数据的交换，利于总线的扩展和系统的开发。

wjjily

嘿嘿，没办法把图贴上来。估计没什么效果，算了！